Pat Gelsinger, ex-presidente da Intel, voltou a criticar a arquitetura de memória HBM (High-Bandwidth Memory), chamando-a de ‘solução horrível’, mesmo reconhecendo que é ‘a melhor que temos’. Enquanto isso, a Nanya, uma das principais fabricantes de DRAM, reforçou que a escassez de DRAM continuará até o início de 2028, uma consequência direta da migração industrial para a produção de HBM.
Críticas de Gelsinger à HBM
Em uma entrevista ampla com a a16Z, Gelsinger destacou os desafios técnicos da HBM, afirmando que a memória é ‘horrenda’ e que enfrenta problemas como baixa densidade de bits, limitações de largura de banda e dificuldades térmicas. Ele explicou que a HBM é uma arquitetura ‘larga e lenta’, exigindo uma quantidade enorme de conexões paralelas. Por exemplo, a HBM3/3E possui uma largura de banda de 1.024 bits, enquanto a HBM4 aumenta esse valor para 2.048 bits.
Segundo Gelsinger, a PHY (Physical Layer interface), que atua como tradutor físico entre a lógica do núcleo do GPU/ASIC e a pilha de HBM, é o principal responsável pelos gargalos de largura de banda. Essa limitação física e arquitetônica surge devido ao perímetro finito — ou ‘shoreline’ — de um chip de computação. A PHY ocupa uma área retangular significativa no bordo do chip, limitando o número de pilhas de HBM que podem ser colocadas ao lado de um componente.
Além disso, a PHY gera pontos quentes térmicos que podem reduzir significativamente a eficiência da HBM. Uma análise térmica da KAIST mostrou que, quando o consumo de energia da HBM excede aproximadamente 30 watts, o calor gerado pela própria PHY se torna a principal fonte de estresse térmico na memória.
Impacto na produção de DRAM
A produção intensiva de HBM está consumindo cerca de três vezes mais waferes do que a produção de DRAM comum de tamanho similar. Isso resultou em uma deficiência crônica de DRAM comum, e a Nanya reforçou essa tendência, afirmando que a demanda por DRAM para computação de alto desempenho, especialmente para IA, está causando mudanças estruturais no setor. A escassez de DRAM, segundo a empresa, persistirá até o início de 2028.
Além disso, a HBM exige conexões complexas entre os chips de DRAM por meio de Through Silicon Vias (TSVs), o que reduz a densidade de bits em cada chip individual. Apesar disso, a densidade total da pilha de HBM é maior por unidade de área, o que não resolve os desafios técnicos e de produção.
Gelsinger já havia feito comentários semelhantes sobre a HBM em julho, durante o RAISE Summit, onde chamou a memória de ‘muito ruim’. Ele reconheceu que, apesar de sua crítica, a HBM ainda é uma solução necessária para aplicações de computação intensiva de memória, como a IA.
Com a escassez de DRAM e os desafios técnicos da HBM, o setor de memória enfrenta um momento crítico, exigindo inovações e ajustes na produção para atender à demanda crescente de tecnologias de alto desempenho.
Fonte: WccFtech
