A TSMC está trabalhando em uma solução de memória BEOL que aproveita o maior espaço do chip de processador, mesmo ao negar de forma ambígua o desenvolvimento de DRAM 3D.
A TSMC, maior fabricante de chips do mundo, está desenvolvendo uma solução de memória BEOL (Back-End-Of-Line) que pode revolucionar a forma como a memória é integrada aos chips de processador. A empresa, no entanto, negou de forma ambígua qualquer envolvimento com o desenvolvimento de DRAM 3D, mesmo ao apresentar uma tecnologia que, de certa forma, parece se aproximar desse conceito.
BEOL: uma abordagem inovadora para a memória
A TSMC demonstrou durante o Symposium on VLSI Technology and Circuits 2025 uma arquitetura de memória que utiliza semicondutores de óxido e uma célula composta por um transistor e um capacitor (1T1C). Essa abordagem permite integrar a memória diretamente nas camadas de interconexão do chip de lógica, reduzindo a necessidade de camadas adicionais que seriam exigidas por uma DRAM 3D tradicional.
Segundo a empresa, o chip de teste desenvolvido pela TSMC opera com uma tensão de 0,75V, mantém a retenção de dados por mais de 128ms, possui ciclos de leitura e escrita aleatórios abaixo de 8ns e uma durabilidade superior a 10¹⁴ ciclos. Essas especificações destacam a eficiência e a densidade da nova solução, que pode substituir a SRAM, que normalmente exige seis transistores por célula.
Negação ambígua sobre DRAM 3D
Quando notícias surgiram sobre a entrada da TSMC no mercado de DRAM 3D, a empresa respondeu com uma declaração ambígua, afirmando que seu foco é a fabricação de chips de lógica. A declaração, no entanto, não mencionou a palavra DRAM, o que levanta dúvidas sobre a verdadeira intenção da empresa.
“Por favor, note que a TSMC se concentra sempre em seu negócio principal, que é a fabricação de chips dedicados. Nosso objetivo é ser o provedor confiável de tecnologia e capacidade para a indústria global de chips de lógica nos próximos anos,” afirmou a empresa em uma declaração à Tom’s Hardware.
Explicação técnica e vantagens do BEOL
A TSMC utilizou um canal de semicondutor amorfo (AOS), fabricado por um processo de baixa temperatura para proteger as camadas de interconexão sensíveis. Isso resultou em uma corrente de desligamento extremamente baixa, praticamente eliminando a fuga de corrente induzida pela porta (GIDL).
Segundo o especialista em semicondutores, Dr. Frederick Chen, a memória BEOL pode aproveitar o maior espaço do chip de processador, que pode ser mais de 10 vezes maior do que o de um chip de DRAM tradicional. Isso reduz a necessidade de camadas adicionais, tornando a solução mais eficiente.
Embora a TSMC tenha negado o desenvolvimento de DRAM 3D, a tecnologia apresentada parece se alinhar com conceitos de memória 3D, especialmente ao utilizar empilhamento vertical nas camadas de interconexão, embora de forma diferente da empilhamento tradicional de chips de DRAM.
A The Information obteve informações adicionais que corroboram a proximidade da TSMC da comercialização dessa nova arquitetura de memória BEOL, mesmo que a empresa tenha se recusado a confirmar detalhes específicos.
